开芯院采用芯华章P2E硬件验证平台加速RISC-V 验证

主要观点总结

近日，系统级验证EDA解决方案提供商芯华章科技与北京开源芯片研究院（开芯院）合作，共同探索适用于RISC-V架构的高效验证方法学。合作基于芯华章的P2E硬件验证系统双模验证平台，旨在解决RISC-V CPU设计在验证中的双重挑战。本次合作研究成果已在2025年7月11日发布，实现了倍数级的效率提升。双方的合作有助于简化RISC-V IP的评估成本，并有望为RISC-V验证方法学带来新的突破，提升我国在开源芯片领域的技术竞争力。

关键观点总结

关键观点1: 合作背景及目的

双方合作旨在解决RISC-V处理器设计的双重挑战，即用例运行时间长和调试难度大的问题，通过共同探索高效验证方法学，实现倍数级的效率提升。

关键观点2: 芯华章P2E硬件验证系统介绍

该系统集成了原型验证和硬件仿真双模式，支持芯片设计的自动综合、智能分割、优化实现和深度调试，能有效缩短芯片验证周期，并已获得国内外众多头部芯片设计厂商的广泛采用。

关键观点3: 合作研究内容及成果

合作基于相同的验证环境，构建Prototyping DB和Emulation DB，确保不同平台间差异最小；验证工程师可在Prototyping DB运行测试用例，并在遇到深层问题时切换到Emulation DB进行硬件调试；基于昆明湖四核设计的研究成果已发布，并实现了性能提升。

关键观点4: 合作的影响及展望

合作有助于简化RISC-V IP的评估成本，推动RISC-V验证方法学的突破，提升我国在开源芯片领域的技术竞争力。双方将继续分享研究成果，推动相关技术在行业内的应用与推广。