太疯狂了！PCIe 7.0 技术细节曝光：眼图已到极限！

主要观点总结

本文介绍了PCI Express 7.0规范的主要内容，包括设计目标、技术细节、新增指标、无序I/O机制、物理层等方面的信息。PCI Express 7.0旨在提高带宽效率，但也有一些挑战，如延迟和带宽开销的增加。文章还提到了一些新技术，如Optical Aware Retimer、ReDriver、CopperLink等，并强调了电气层的严苛要求。最后，文章指出PCI Express 7.0已接近电信号的极限，并讨论了其未来的市场投入和组件质量的问题。

关键观点总结

关键观点1: PCI Express 7.0的设计目标

提高带宽效率，实现向后兼容性，但需要注意延迟和带宽效率的轻微增加。

关键观点2: PCI Express 7.0的技术细节

使用了PAM4编码，导致了信号眼高的降低，恶化了误码率。通过强前向纠错（FEC）技术解决这一问题会增加延迟。

关键观点3: PCI Express 7.0的新增指标

包括延迟和带宽开销，表明其设计已接近极限。

关键观点4: 无序I/O（UIO）机制

UIO是一种去除限制、允许事务乱序完成的机制，用于提高在大规模系统中的传输效率。

关键观点5: PCI Express 7.0的物理层

发布了Optical Aware Retimer的ECN，ReDriver规范正在制定中。CopperLink的线缆规范也在制定中。

关键观点6: 电气层的严苛要求

误码率需控制在1×10^-6以下，PCB损耗在32GHz时需控制在1dB/英寸以下，参考时钟的抖动需控制在0.067ps以下，数据眼图情况严峻。

免责声明